デバッグソリューションズホームへ

1.はじめに

2.使用される単語

3.文法定義表記方法

4.文法定義

4.1 BSDLの構造

4.2 Generic

parameter文

4.3 Logical port

description文

4.4 Standard use文

4.5 Use文

4.6 Compornent

conformance文

4.7 Device package

pinmappings文

4.8 Grouped port

identification文

4.9 Scan port

identification文

4.10 Compliance enabel

description文

4.11 Instruction register

description文

4.12 Optional register

description文

4.13 Register access

description文

4.14 Boundary register

description文

4.15 RUNBIST

description文

4.16 INTEST description

4.17 User extensions

to BSDL

4.18 Design Warning文

 

5.Standard VHDL

Package

5.1 1990年版

5.2 1994年版

5.3 2001年版

 

6.各バージョンにおける

  DEBSOLホームへ

 

4.3 Logical port description文

BSDLのポート定義はVHDLのポート定義とほぼ同じです。ポート定義はデバイスの物理的なピンに対して、分かりやすい名前をつけるために用いられます。IEEE Std.1149.1ではデジタル信号でないピン(電源、GND,ノンコネクト、アナログ信号等)は BSDLの中で <pin type>を linkage の属性で定義することを強く推奨しています。

<logical port description>

::=

port( <pin spec> { ; <pin spec> } );

<pin spec> ::=

<identifier list> : <pin type>

<port dimension>

<identifier list> ::= <port name> { ,<port name>}
<port dimension> ::= bit | bit_vector( <range> )
<range> ::=

<integer_1> to <integer_2>

| <integer_2> downto <integer_1>

<integer_1> ::= <integer>
<integer_2> ::= <integer>

<pin type> の 定義

in

入力ピン
out 出力ピン
buffer 2ステート出力ピン
inout 双方向ピン
linkage そのほかのピンタイプ(電源、GND,アナログ、ノンコネクト信号等)

<port dimension> はポートの信号数を示しています。<port dimension>が bit ならばその信号は1bit の信号を示しており、bit_vector であれば複数の信号(バス)を示しています。

最後の<pin spec>定義の後には セミコロン(;) がつかないことに注意して下さい。

例:

port ( OE_NEG1: in bit;
Y1: out bit_vector(1 to 4);
Y2: out bit_vector(1 to 4);
A1: in bit_vector(1 to 4);
A2: in bit_vector(1 to 4);
OE_NEG2: in bit;
GND, VCC: linkage bit;
TDO: out bit;
TDI, TMS, TCK: in bit       );