デバッグソリューションズホームへ

1.はじめに

2.使用される単語

3.文法定義表記方法

4.文法定義

4.1 BSDLの構造

4.2 Generic

parameter文

4.3 Logical port

description文

4.4 Standard use文

4.5 Use文

4.6 Compornent

conformance文

4.7 Device package

pinmappings文

4.8 Grouped port

identification文

4.9 Scan port

identification文

4.10 Compliance enabel

description文

4.11 Instruction register

description文

4.12 Optional register

description文

4.13 Register access

description文

4.14 Boundary register

description文

4.15 RUNBIST

description文

4.16 INTEST description

4.17 User extensions

to BSDL

4.18 Design Warning文

 

5.Standard VHDL

Package

5.1 1990年版

5.2 1994年版

5.3 2001年版

 

6.各バージョンにおける

  DEBSOLホームへ

 

4.12 Optional register description 

optional register descriptionはデバイスが実装するオプションレジスタの定義を行います。オプションレジスタには、IDCODEレジスタとUSERCODEレジスタがあります。

<optional register description> ::=

「<idcode statement>

[ <usercode statement> ]」

<idcode statement> ::=

attribute IDCODE_REGISTER of

<component name> : entity is

<32−bit pattern list string>;

<usercode statement> ::=

attribute USERCODE_REGISTER of

<component name> : entity is

<32−bit pattern list string>;

<32−bit pattern list string> ::=

W <32−bit pattern list> W

<32−bit pattern list> ::=

<32−bit pattern>

{ , <32−bit pattern> }

<TCK stmt> , <TDI stmt> , <TMS stmt> , <TDO stmt> , <TRST stmt> 定義文は各バウンダリスキャン制御信号のピン名定義を行います。

<TCK stmt> 文の <clock record> の要素である <real number> はTCKの最高動作周波数を示しています。又、<halt state value> はテスト信号を保持できるTCKの状態を示しており、BOTH であれば “L” 又は “H” のどちらの状態でもTCKを停止できます。

 

例:

attribute IDCODE_REGISTER of xx74bct8244a: entity is
W0000W & −− Version
W0101000000100100W & −− Part number
W00000000001W & −− ManufacturerVs ID
W1W; −− Required by IEEE Std.1149.1b
attribute USERCODE_REGISTER of xx74bct8244a: entity is
WXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXW;

Xは未定義を示し、<32−bit pattern list>は、All“X”の定義も可能です。